LatticeMico32

Le LatticeMico32 est un processeur softcore 32 bits produit par Lattice Semiconductor, optimisé pour les FPGA. Il utilise une architecture Harvard.

Catégories :

Processeur softcore - Microprocesseur

Source image : docs.huihoo.com
Cette image est un résultat de recherche de Google Image. Elle est peut-être réduite par rapport à l'originale et/ou protégée par des droits d'auteur.

Page(s) en rapport avec ce sujet :

- bit Harvard, RISC architecture "soft" microprocessor, available for free with an open IP core licensing agreement.... (source : latticesemi)
... the LatticeMico32 provides the performance and flexibility suitable for a wide fluctuety of... RISC architecture 32- bit data path and 32- bit instructions... (source : fpgacentral)
Technical Seminar Tour 2006 - Page 4. LatticeMico32. Performance Enhanced Feature Set. RISC architecture ; 32- bit data path and 32- bit instructions... (source : petrex-bg)

LatticeMico32
Concepteur	Lattice Semiconductor
Bits	32-bit
Lancement	2006
Architecture	RISC
Type	Registre-Registre
Encodage	32-bit fixe
Branchement	Compare and branch
Endianness	Big
Extensions	Définies par l'utilisateur
Libre	Yes
Registres
Usage général	32

Le LatticeMico32 est un processeur softcore 32 bits produit par Lattice Semiconductor, optimisé pour les FPGA. Il utilise une architecture Harvard.

Le LaticeMico32 est sous une licence IP core (en) libre. Cela veut dire que son usage n'est pas restreint aux FPGA Lattice, et qu'il peut être légalement utilisé sur n'importe quelle architecture hôte (FPGA, ASIC, émulation virtuelle, ... ). Le processeur et les outils de développement sont disponibles tous deux sous forme de code source, permettant à des tiers d'implémenter des changements à l'architecture du processeur.

Caractéristiques

Architecture RISC load/store.
Bus de données 32-bit.
Instructions 32 bit.
32 registres à usage général.
Jusqu'à 32 interruptions externes.
Jeu d'instructions configurable incluant des instructions définies par l'utilisateur.
Caches optionnels.
Mémoires pipeline optionnelles.
Interface mémoire double wishbone (en) .
Entrés/sorties mappées.
Pipeline à 6 étages.

Outils de développement

Compilateur GCC - C/C++.
Binutils - Assembleur, éditeur de lien utilitaires binaires.
GDB - Débogueur.
Eclipse - IDE.
Newlib - Librairie C.
uCos-II, uITRON, RTEMs - RTOS.
uCLinux - O/S.

Liens externes

Source

(en) Cet article est partiellement ou en totalité issu d'une traduction de l'article de Wikipédia en anglais intitulé «LatticeMico32» (voir la page de discussion) .

Recherche sur Amazone (livres) :

Ce texte est issu de l'encyclopédie Wikipedia. Vous pouvez consulter sa version originale dans cette encyclopédie à l'adresse http://fr.wikipedia.org/wiki/LatticeMico32.
Voir la liste des contributeurs.
La version présentée ici à été extraite depuis cette source le 07/04/2010.
Ce texte est disponible sous les termes de la licence de documentation libre GNU (GFDL).
La liste des définitions proposées en tête de page est une sélection parmi les résultats obtenus à l'aide de la commande "define:" de Google.
Cette page fait partie du projet Wikibis.