x86

La famille x86 regroupe les microprocesseurs compatibles avec le jeu d'instructions de l'Intel 8086. Cette série est appelée IA-32 par Intel pour ses processeurs à partir du Pentium.



Catégories :

Microprocesseur - Architecture x86

Recherche sur Google Images :


Source image : fr.academic.ru
Cette image est un résultat de recherche de Google Image. Elle est peut-être réduite par rapport à l'originale et/ou protégée par des droits d'auteur.

Page(s) en rapport avec ce sujet :

  • Les registres du microprocesseur Intel 8086... Ces 4 registres 16 bits sont aussi décomposés en 8 registres de 8 bits :... La gestion de la mémoire dans l'architecture x86 est spécifique : celle-ci est divisée en segments.... Le registre EIP est utilisé avec le segment du registre CS par le processeur pour... (source : fr.wikibooks)
  • Segmentation et pagination sont des choses complètement différentes.... x86_64 : architecture x86 64 bits (AMD 64, Intel Core Duo)... (source : alionet)
  • "reg" étant un registre de 8 ou 16 bits (sauf un registre de segment) ;.... En réalité, un x86 est un processeur compatible avec son plus lointain... L'Opteron et l'Athlon 64 d'AMD, mais aussi le Xeon 64 bits d'Intel utilisent un jeu... (source : wwwens.uqac)
Un processeur Intel 80486 SX 25

La famille x86 regroupe les microprocesseurs compatibles avec le jeu d'instructions de l'Intel 8086. Cette série est appelée IA-32 (pour Intel architecture 32 bits) par Intel pour ses processeurs à partir du Pentium.

Un constructeur de microprocesseur pour PC doit maintenir une compatibilité ascendante avec ce jeu d'instruction s'il veut que les logiciels déjà écrits fonctionnent sur les nouveaux microprocesseurs.

Historique

Au départ de conception CISC, les nouvelles générations ont été de plus en plus conçues comme des processeurs RISC, les instructions complexes étant transformées dans le microprocesseur en instructions plus élémentaires.

Cette famille de processeurs, dont le Pentium est emblématique, est en train de passer au 64 bit. La gamme AMD64 d'AMD introduit des extensions 64 bits, intégrées partiellement un an plus tard par Intel avec les instructions Intel 64 ou EM64T. Intel propose aussi une architecture 64 bit IA-64, différente et incompatible, pour ses processeurs Itanium et Itanium 2.

Chronologie

Le tableau ci-dessous dresse une liste non exhaustive des processeurs grand public[1] implementant le jeu d'instruction x86, regroupés par générations qui décrivent les évolutions importantes dans l'histoire du x86.

Generation Date de parution Principaux models grand public Espace d'adressage linéaire/physique Principales évolutions
1 1978 Intel 8086, Intel 8088 16-bit / 20-bit (segmenté) premiers processeurs x86
2 1982 Intel 80186, Intel 80188, NEC V20/V30 calcul rapide des addresses en hardware, opérations rapides (division, multiplication, etc)
Intel 80286 16-bit (30-bit virtuel) / 24-bit (segmenté) MMU (Memory Management Unit), pour permettre le mode protégé et un plus grand espace d'adressage
3 (IA-32) 1985 Intel386, AMD Am386 32-bit (46-bit virtuel) / 32-bit jeu d'instructions 32-bit, MMU avec pagination
4 1989 Intel486, AMD Am486 Pipeline de type RISC, FPU et Mémoire Cache intégrés
5 1993 Pentium, Pentium MMX Processeur superscalaire, 64-bit bus de données, FPU plus rapide, MMX
5/6 1996 Renommage de registres, exécution spéculative
6 1995 idem / 36-bit physique (PÆ)

traduction des micro-instructions, (Pentium Pro), cache L2 intégré (Pentium Pro)

1997 support du cache L3, 3DNow!, SSE
7 1999 Athlon, Athlon XP FPU superscalaire, meilleur conception (jusqu'à 3 instructions x86 par top d'horloge)
2000 Pentium 4 pipeline profond, haute fréquence, SSE2, hyper-threading
6-M/7-M 2003 Pentium M, Intel Core, VIA C7 (2005) optimisé pour une faible consommation d'énergie
8 (x86-64) Athlon 64, Opteron 64-bit / 40-bit physique dans la première implémentation AMD. jeu d'instructions x86-64,

controleur mémoire intégré, HyperTransport

2004 Pentium 4 Prescott pipeline particulièrement profond, particulièrement haute fréquence, SSE3
9 2006 Intel Core 2 faible consommation d'énergie, multi cœur, fréquence d'horloge plus faible, SSE4 (Penryn)
10 2007 AMD Phenom idem / 48-bit physique pour le Phenom d'AMD quad-core monolithique, FPU 128-bit, SSE4a, HyperTransport 3

ou QuickPath, conception modulaire

 ? 2008 Intel Atom, Intel Core i7 In-order mais fort pipeline, particulièrement faible consommation d'énergie, contrôleur mémoire natif, cache L3 intégré
VIA Nano Out-of-order, superscalaire, cryptage matériel, particulièrement faible consommation d'énergie, gestion de l'énergie adaptative
11 2010 Intel Sandy Bridge, AMD Bulldozer

Architecture

La conception de la gamme x86 a mis l'accent sur la compatibilité ascendante. Ainsi, les générations successives de processeurs admettent plusieurs modes de fonctionnement, qui changent surtout du point de vue de l'accès à la mémoire.

Accès mémoire

Les possibilités d'adressage mémoire de la gamme x86 remontent au 8080, qui avait 16 bits de bus d'adresse et pouvait par conséquent accéder à 64 Kio de mémoire.

Le 8086, pour favoriser le passage du 8080 au 8086, introduit l'adressage segmenté, où l'adresse référencée par segment :offset est segment · 0x10 + offset, avec segment et offset tous deux sur 16 bits. Cela apporte 1 Mio de mémoire adressable, divisée en segments de 64 Kio, un segment commençant l'ensemble des 16 octets. Le processeur a 4 registres de segment : un pour le code, un pour les données, un pour la pile et un supplémentaire (qui sert entre autres de destination dans les instructions de copie de chaînes de caractères). Intel introduit des «modèles mémoire». Dans le modèle tiny, qui imite le modèle mémoire du 8080, l'ensemble des registres de segments ont la même valeur et on accède par conséquent effectivement à 64 Kio de mémoire. C'est le modèle utilisé, sous DOS, par les exécutables . com. Dans le modèle small, les registres ont des valeurs différentes mais ne changent pas : on a par conséquent 64 Kio pour le code, 64 Kio pour les données, 64 Kio pour la pile. Pour manipuler plus de mémoire, il faut faire des accès «far», c'est-à-dire aller chercher le mot en mémoire en changeant en premier lieu la valeur du registre de segment, puis en lisant le segment à l'offset voulu. Le modèle «large» fait des accès far dans le code et les données et par conséquent utilise effectivement le mébi-octet d'espace adressable. Les modèles medium (64 Kio de données, plusieurs segments de code) et compact (plusieurs segments de données, 64 Kio de code) sont des compromis.

Le 80286 brise la barrière des 1 024 Kio en introduisant le mode protégé : les segments ne se réfèrent plus à l'adresse segment·0x10 mais à une table (la GDT -- ou la LDT) qui maintient en plus les informations de protection. L'espace adressable est de 16 Mio, l'espace virtuel est potentiellement de 1 Gio, un segment ne peut pas dépasser 64 Kio. Avec le 386, Intel introduit un processeur 32 bit. Les segments peuvent être aussi gros que tout l'espace adressable, soit 4 Gio. La pagination vient s'ajouter à la segmentation.

Voir aussi

References

  1. Microprocessor Hall of Fame, Intel. Consulté le 2007-08-11.

Recherche sur Amazone (livres) :




Ce texte est issu de l'encyclopédie Wikipedia. Vous pouvez consulter sa version originale dans cette encyclopédie à l'adresse http://fr.wikipedia.org/wiki/X86.
Voir la liste des contributeurs.
La version présentée ici à été extraite depuis cette source le 07/04/2010.
Ce texte est disponible sous les termes de la licence de documentation libre GNU (GFDL).
La liste des définitions proposées en tête de page est une sélection parmi les résultats obtenus à l'aide de la commande "define:" de Google.
Cette page fait partie du projet Wikibis.
Accueil Recherche Aller au contenuDébut page
ContactContact ImprimerImprimer liens d'évitement et raccourcis clavierAccessibilité
Aller au menu