Intel Itanium 2

L'Itanium 2 est un microprocesseur d'architecture IA-64. Il est le successeur de l'Itanium. Présenté pour la première fois le 8 juillet 2002, il a été développé conjointement par Hewlett-Packard et Intel.

Catégories :

Microprocesseur - Processeur 64 bits

Source image : fr.academic.ru
Cette image est un résultat de recherche de Google Image. Elle est peut-être réduite par rapport à l'originale et/ou protégée par des droits d'auteur.

Page(s) en rapport avec ce sujet :

1.6 GHz Socket 611 400 MHz bus In a Box Bus : 400.0 MHz, Cache L1, Cache L2, Divers, Fréquence : 1600 Mhz, Marque du processeur : Itanium 2, ... (source : commentcamarche)
Intel released the Itanium 2 9100 series, codenamed Montvale, in November 2007..... From 2002 to 2006, Itanium 2 processors shared a common cache hierarchy.... The Itanium 2 bus was initially called the McKinley bus, ... (source : en.wikipedia)
spec numbers - page 1. All S-Specs» Itanium 2... that have certain CPU speed, bus speed, L2 cache size and/or package type.... speed (MHz), Bus speed (MHz), Part number. SL67U, Itanium 2, 1000, 400, YK80542KC00115M... (source : cpu-world)

L'Itanium 2 est un microprocesseur d'architecture IA-64. Il est le successeur de l'Itanium. Présenté pour la première fois le 8 juillet 2002, il a été développé conjointement par Hewlett-Packard (HP) et Intel.

L'architecture Itanium est basée sur la technologie EPIC (Explicitly Parallel Instruction Computing), reconnue comme le successeur du RISC.

Jusqu'à désormais, l'ensemble des processeurs Itanium 2 partagent une hiérarchie de cache commune. Ils possèdent 16 Kio de cache de données de premier niveau (L1). Le cache de second niveau (L2), de 256 Kio, est unifié (contient les instructions et les données). Le cache de troisième niveau (L3) est aussi unifié. Sa taille fluctue de 1, 5 Mio à 9 Mio. Dans un choix intéressant de conception, le cache L2 contient la logique suffisante pour effectuer des opérations de sémaphore sans déranger l'UAL principale.

Le bus d'Itanium 2, quelquefois nommé Scalability Port, est fréquemment appelé bus McKinley. C'est un bus de 200 MHz à double débit de données (DDR) dont la largeur est de 128 bits, soit plus de trois fois la largeur de bande du bus Merced. En 2004, Intel sortit des processeurs pourvus de bus à 266 MHz, augmentant la largeur de bande à 8, 5 Go/s. En 2005, des processeurs dont la largeur de bande était de 10, 6 Go/s apparurent sur le marché, pourvus de bus de 333 Mhz.

L'avenir de la famille des Itaniums semble reposer dans les puces multi-core, comme le montrent les informations disponibles au sujet des futures générations comme Montecito (Itanium² 9000), Montvale (Itanium 9100) et Tukwila (ce ne sont que des noms de code internes à Intel, au final ces produits porteront sans doute aussi la marque Itanium).

Les dispositifs d'exploitation fonctionnant sur Itanium 2 sont :

Microsoft Windows 2003 Server
Microsoft Windows 2008 Server
Microsoft Windows 2008R2 Server
OpenVMS 8.2

Lien externe

Spécifications techniques de l'Intel Itanium 2

Recherche sur Amazone (livres) :

Ce texte est issu de l'encyclopédie Wikipedia. Vous pouvez consulter sa version originale dans cette encyclopédie à l'adresse http://fr.wikipedia.org/wiki/Intel_Itanium_2.
Voir la liste des contributeurs.
La version présentée ici à été extraite depuis cette source le 07/04/2010.
Ce texte est disponible sous les termes de la licence de documentation libre GNU (GFDL).
La liste des définitions proposées en tête de page est une sélection parmi les résultats obtenus à l'aide de la commande "define:" de Google.
Cette page fait partie du projet Wikibis.